데이터 폭증·기기 소형화 추세에
전력효율 높일 패키징 기술 필요
삼성, EUV 도입 3D 패키징 소개
SK하이닉스, 16단 기술 개발 돌입
TSMC는 日에 패키징 연구센터 조성[서울경제]
삼성전자·SK하이닉스·인텔·TSMC 등 반도체 주요 기업의 첨단 패키징 기술 확보 경쟁이 치열하다. 칩 크기가 작아지고 전자 기기 기능이 고도화하면서 속도를 올리거나 전력 효율을 극대화할 패키징 기술이 필요해졌기 때문이다. 기술 선점을 위한 국내 생태계 구축과 투자도 상당히 중요한 요소로 꼽힌다.
18일 반도체 업계에 따르면 SK하이닉스는 세계적인 반도체 학술대회 ‘2021 VLSI 포럼’에서 회사의 고대역폭메모리(HBM) 기술 로드맵을 밝혔다. 이강욱 SK하이닉스 부사장은 발표에서 “현존 최신 기술인 HBM2E는 8단으로 쌓았지만 향후 출시될 HBM3 제품 이후 16단 이상으로 쌓을 수 있는 기술을 개발 중”이라고 설명했다.
HBM은 차세대 메모리 장치다. 각종 정보를 처리하고 전달하는 D램을 얇게 깎아서 실리콘 관통전극(TSV)을 활용해 쌓아올린 장치다. CPU 바로 옆에 위치해 이전보다 칩 간 거리가 가까워지고, 대역폭이 수십 배 늘어난 것이 특징이다. 정보 처리 속도 개선은 물론 전력까지 절약할 수 있다.
삼성전자도 첨단 패키징 기술 확보에 사활을 걸고 있다. 최시영 삼성전자 파운드리사업부 사장은 이번 VLSI 포럼에서 자사 2.5D 패키징 기술 ‘아이큐브’, 극자외선(EUV) 공정을 도입한 칩을 수직으로 쌓는 3D 패키징 기술 ‘X-큐브’를 소개했다. 그는 2.5D, 3D 패키징을 넘어 두 가지 솔루션을 합친 3.5D 기술까지 개발하고 있다고 전했다.
해외 칩 기업들의 패키징 기술 확보 움직임도 눈에 띈다. 미국 인텔은 시스템온칩(SoC) 각 영역을 타일처럼 따로 만들어 결합하는 패키징 방식을 적극적으로 사용하겠다고 선언했다. 이미 이 기술로 만든 ‘레이크 필드’ 프로세서가 삼성전자 노트북 PC ‘갤럭시북’에 탑재된 사례도 있다. 세계 파운드리 1위 업체이자 뛰어난 패키징 기술을 확보하고 있는 TSMC는 일본에 패키징 연구개발(R&D) 센터를 만들며 기술 선점에 박차를 가할 예정이다.
패키징은 각종 충격으로부터 칩을 보호하고 메인 보드와 신호를 원활하게 교류할 수 있도록 포장하는 공정이다. 그러나 전자 기기 제조사들은 칩 성능 개선과 실장 면적 축소까지 가능한 패키징 혁신을 요구하고 있다. 클라우드·인공지능(AI) 시대 진입으로 인한 데이터 폭증과 전자 기기 소형화를 동시에 만족하기 위한 기술이 필요해진 것이다.
일례로 애플워치6를 만든 애플은 애플리케이션프로세서(AP)·메모리·센서 등을 하나로 묶은 패키징 혁신을 시도해 종전보다 면적을 37%나 줄였다. 반도체 회사들은 이러한 수요가 더욱 늘어날 것으로 보고 패키징 기술 차별화에 앞다퉈 뛰어들며 매출 증대를 노리고 있다.
이순학 한화투자증권 연구원은 “사물인터넷, 디바이스 크기 소형화로 패키징과 칩 쌓기(스태킹) 기술 수요가 증가할 것”이라고 설명했다.
하지만 아직 첨단 패키징 기법은 해결해야 할 숙제가 많다. 기능 개선과 동시에 따라오는 발열 문제를 극복해야 하고, 무엇보다 고급 기술을 적용할 때의 비용 증가가 큰 문제다.
산적한 과제들은 칩 제조사 혼자서 해결할 수 없다는 게 업계 주장이다. 최시영 사장은 “이종접합 패키징 비용을 낮추기 위해 공정에 필요한 소재 크기를 축소하려고 노력하고 있다”며 “이는 패키징 디자인 업체들과 협력해야 한다”고 설명했다. 또한 TSMC가 일본에 패키징 센터를 설립하면서 아사히·히타치 등 20개 일본 회사와 협력 전략을 펼칠 것이라고 알려진 점도 시사점이 크다.
따라서 국내 대기업이 패키징 기술 경쟁력을 확보하려면 국가 차원의 후공정 생태계 육성도 동반돼야 한다는 목소리가 나온다. 현재 국내 후공정 업계의 매출 기준 세계 시장점유율은 3% 수준인 데다 첨단 패키징용 기판과 소재 공급은 해외에 의존하는 경우가 많아 균형 잡힌 생태계 구축이 급선무라는 지적이다.
/강해령 기자 hr@sedaily.com
저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지
